·Îº¸ºí·° ¼îÇθôÀ» ã¾ÆÁּż­ °¨»çÇÕ´Ï´Ù. Áñ°Å¿î ¼îÇÎÀÌ µÇ½Ã°í ¹®ÀÇ»çÇ×ÀÌ ÀÖÀ» °æ¿ì °í°´¼¾Å͸¦ ÀÌ¿ëÇØ Áֽñ⠹ٶø´Ï´Ù.
»óÇ°°Ë»ö
 
·Îº¸ºí·°½Ã¸®Áî
·Îº¿/µå·Ð Á¦Ç°
ÀÓº£µðµå/¾ÆµÎÀ̳ë
¸¶ÀÌÄ帵å
Á¦¾îÀåÄ¡/RelayÁ¦¾îÀåÄ¡
°³¹ßÀåºñ
·Îº¿ºÎÇ°
¸ðÅÍÁ¦Ç°
RF¹«¼±¸ðµâ
Ä«¸Þ¶óÁ¦Ç°
¼ÒÇÁÆ®¿þ¾î/¼­Àû/°­ÁÂ
ÀÛ¾÷°ø±¸/ºÎÇ°Box
3D ÇÁ¸°ÅÍ/ºÎÇ°
ÀüÀÚºÎÇ°·ù
¹èÅ͸®
¾Æ´äÅÍ/SMPS
±âŸÁ¦Ç°
¸Å´º¾ó
   HOME > ¸¶ÀÌÄ帵å > FPGA º¸µå
FPGA º¸µå
ÇÏÀ§ Ä«Å×°í¸®°¡ ¾ø½À´Ï´Ù.
Xilinx FPGA XC3..
ÆǸŰ¡ : 80,000¿ø
Xilinx FPGA XC3S200 ¸ÞÀÎ º¸µå´Â FPGA¿¡ ´ëÇÑ ±âº» ÀûÀÎ °³³äÀ» ÀÌÇØÇÏ°í ½ÇÁ¦ VHDL ÄÚµùÀ» FPGA¼ÒÀÚ¿¡ ¼³°èÇÑ µðÁöÅРȸ·Î¸¦ ±¸ÇöÇÔÀ¸·Î¼­ SOC (System On Chip)ÀÇ ±âº» ÀûÀÎ °³³äÀ» ¹è¿ï ¼ö ÀÖ´Â º¸µåÀÔ´Ï´Ù. ½±°Ô FPGA »ç¿ëÀ» ¿øÇÏ´Â ºÐµéÀ̳ª óÀ½À¸·Î FPGA¸¦ Á¢ÇÏ´Â ºÐµé¿¡°Ô´Â ÃÖ°íÀÇ Á¦Ç°ÀÔ´Ï´Ù. ¿ÜºÎ È®ÀåÇÉ¿¡ »ç¿ëÀÚÀÇ ¸ñÀû¿¡ ¸Â°Ô ȸ·Î¸¦ ±¸¼ºÇÏ¿© Á¦¾îÇϱ⠶§¹®¿¡ ´Ù¾çÇÑ ÇÁ·ÎÁ§Æ® ¼³°è¿¡ Àû¿ëÀÌ °¡´ÉÇÑ Á¦Ç°ÀÔ´Ï´Ù.
ALTERA PLD (EPM30..
½ÃÁß°¡ : 33,000¿ø
ÆǸŰ¡ : 30,000¿ø
º» Á¦Ç°Àº ALTERA ¿¡¼­ Á¦°øÇÏ´Â PLD (Programmable Logic Device) ¼ÒÀÚ¿¡¼­ EPM3064A À» »ç¿ëÇÑ ¸ÞÀÎ º¸µåÀÔ´Ï´Ù. Jtag Æ÷Æ®¿Í ¿À½Ç·¹ÀÌÆ®¸¦ ³»ÀåÇÏ°í ÀÖÀ¸¸ç ¿ÜºÎ È®Àå Æ÷Æ®¸¦ °¡Áö°í Àֱ⠶§¹®¿¡ ´Ù¾çÇÑ ¿ÜºÎ ȸ·Î¸¦ ±¸¼ºÇÏ¿© »ç¿ëÇϱ⿡ Æí¸®ÇÑ Á¦Ç°ÀÔ´Ï´Ù.
ÃÑ 3°³ÀÇ »óÇ°ÀÌ ÀÖ½À´Ï´Ù.   
Xilinx FPGA XC3S200 ¸ÞÀκ¸µå(¿ÏÁ¦Ç°)
80,000¿ø
ALTERA PLD (EPM3064A) MAIN
½ÃÁß°¡ : 33,000¿ø
30,000¿ø
ALTERA PLD (EPM7128STC100-15) MAIN
½ÃÁß°¡ : 55,000¿ø
50,000¿ø
  
  
»ó´ã½Ã°£    ÆòÀÏ 09:00 ~ 18:00 Åä¿äÀÏ ÈÞ¹« ÀÏ¿äÀÏ,°øÈÞÀÏ ÈÞ¹«
»ó´ã ¹× ¹®ÀÇÀüÈ­    032-323-8556,8559 ( robotoz@hotmail.com )
»óÈ£: (ÁÖ)·Îº¸ºí·°½Ã½ºÅÛ
º»»ç: °æ±âµµ ºÎõ½Ã ¿ø¹Ì±¸ ¾à´ëµ¿ ºÎõ Å×Å©³ëÆÄÅ© 401µ¿ 502È£ / ¼­¿ï»ç¹«¼Ò: ¼­¿ï½Ã ¿µµîÆ÷±¸ ¹®·¡µ¿ 4°¡ 8-1  4Ãþ
»ç¾÷ÀÚµî·Ï¹øÈ£ : 214-86-56219   |   Åë½ÅÆǸž÷½Å°í : 19-2544
´ëÇ¥ÀÌ»ç : ½Å´ë¼·   |   °³ÀÎÁ¤º¸ °ü¸®Ã¥ÀÓÀÚ : ½Å´ë¼·   |   °³ÀÎÁ¤º¸ º¸È£±â°£ : ȸ¿øÅ»Åð½Ã