실험 3 : EPROM (Erasable PROM)

【 이론 】

개발 및 연구단계에서는 ROM의 내용을 자주 바꿀 필요가 생긴다. 이 때 흔히 사용되는 것이 EPROM이다.


그림 16-10은 nMOS에 의한 EPROM의 구조를 나타낸다. 보통의 제어게이트 외에 프로팅게이트(floating gate)를 가지고 있는 것이 특징이다. 데이터를 써넣을 때에는 제어게이트-드레인 간에 정의 전압을 가하여 소스-드레인 간에 채널을 생기게 하여 전류를 흘린다. 드레인 부근의 공핍층의 전계는 애버런취 항복을 일으킬 정도로 높지 않지만 가속된 전자의 충돌 전이에 의해서 생긴 전자가 제어게이트로부터의 전계에 의하여 프로팅게이트에 주입된다. 프로팅게이트에 전하를 축적한 MOS트랜지스터는 그 부전하에 의하여 통상의 읽어내기 상태(써넣을 때의 고전압이 걸리지 않은 상태)에서는 채널이 형성 안되므로 OFF 상태가 된다. 즉 논리 0이 저장된다. 프로팅게이트는

SiO_2

 
에 의하여 절연되어 있기 때문에 일단 여기에 축적된 전하는 빠져 나가지 못하므로 기억이 유지된다. 기억을 소거(erase)하기 위해서는 패키지의 창<동도(c)참조>에 자외선(UV)를 쪼임으로써 프로팅게이트로부터

SiO_2

 
를 통하여 기판에 광전류를 흘려 게이트에 축적된 전하를 방전시킨다.

사용자는 EPROM에 원하는 정보를 쉽게 써넣기 위해서 EPROM programmer라는 장치를 사용한다.

구조


Programming

V_P = 25V~

 
로 하여 Control Gate와 Drain에 걸어주면 Source로부터 Drain으로 강력한 전자의 흐름이 생겨 강한 전계가 형성되어 전자들 중 일부가

SiO_2

 
의 전위 장벽을 넘어서 Floating Gate에 모인다. 따라서, Threshold 전압이 보통 +2V에서 +10V로 높아진다.

Reading

Control Gate에 +5V 전압을 걸어준다. 만일 Program이 안되어 있으면 +5V에 의해 TR이 Conduct 되므로 "1"로 간주되고 Program이 되어 있으면 +5V에 의해 Conduct 되지 않으므로 "0"으로 간주된다.

Erase

일단 Program 되면 gate에 주입된 Charge는 10~100년 유지되며. 자외선에 20분 정도 노출되면 Gate의 전자들이 Exit되어

SiO_2

 
전위 장벽을 넘어 기판(Substrate)에 흩어진다.


Program 후 Threshold 전압이 10V 정도이므로 D-S간 불통

(처음에는 약 2V만 걸어도 동작함)