실험 2 : DRAM (Dynamic RAM)

【 이론 】

DRAM의 내용은 시간의 경과와 함께 소실되므로 Refresh 회로를 만들어 일정시간 내에 재차 써내는 일을 반복해야 한다. 이러한 동작을 Refreshing이라 하는데 Refresh회로와 그 타이밍이 좀 복잡하지만 셀 구성에 요구되는 트랜지스터 수가 적으므로 집적도를 올릴 수 있다.

그림 16-12(a)는 DRAM의 메모리셀을 나타낸다. 정보의 축적은 커패시터 C에 전하를 축적함으로써 이루어진다. 써넣을 때에는 nMOS 스위치 S1을 ON 시킨다. 그러면 입력데이터에 의하여 C가 충전되어 정보가 축적된다. 읽어낼 때에는 스위치 S2를 ON 시킨다. 그러면 C에 축적된 정보가 출력 데이터선에 나타난다. 커패시터 C는 별도로 만들지 않고 nMOS

$$ Q_1

의 게이트-소스 간의 커패시터를 이용한다.

그림 16-12 (b)는 nMOS 1개로 된 메모리셀이다. 워드선택선에 의해서 FET를 ON 시키면 커패시터 C의 전하가 데이터선에 흘러 들어오므로 정보를 읽어낼 수가 있다. 이때 반대로 데이터선에 정보를 주면 C가 충전되므로 정보를 써 넣을 수 있다. 다만 읽어낼 때 C의 전하는 데이터선의 부유용량 Cs에 분배되어 출력전압이 떨어지므로 write amp의 설계에서 주의를 요한다. 일단 읽어내면 C의 전하가 방출되므로 이 메모리셀은 destructive read-out(파괴적 읽어내기)이다. 따라서 이 문제를 해결하기 위한 Refresh 회로가 부가적으로 필요하다.