실험 2 : 디지탈-아날로그 변환기(DAC)

【 이론 】

가중 저항을 이용한 DAC


그림 17-7(a)는 4비트의 2진수에 비례하는 아날로그 전압을 얻는 한가지 방법으로써 2진적으로 가중(weighted)저항

R_0 , ~2R_0 , ~4R_0 , ~8R_0

 
를 통하여 흐르는 전류를 가산기로 합하고 있다. 예컨대 2진수가

1101(13_(10) )

 
일 때 그림에서 스위치 S1만 OFF되어 접지되고(MOS 스위치의 경우 게이트전압을 LOW로 하여 OFF 시킨다) 나머지는 ON되어 기준전압

V_R

 
에 연결된다. 따라서 출력전압

V_o = -R_F i~

 
는 다음과 같이 되므로 기준 전압은 매우 정확해야 한다.

 

V_o = -R_F over 8R_o (2^3 × 1 + 2^2 × 1 + 2^1 × 0 + 2^0 ×1)V_R = - left ( R_F over 8R_o V_R right ) × 13

 

입력저항은 적은 것일수록 정확도가 높아야 한다. 또한, 스위치의 ON 저항은 최소저항

R_0

 

1/2^n

 
보다 적어야 한다. (n:비트수). 왜냐하면 일반적으로 입력이 n비트일 경우 출력의 최대치는 다음과 같기 때문이다.

 

V_o = - R_F over {2^n-1 R_0} V_R × (2^n -1 )

 

따라서 예컨대

R_0 = 10rm k OMEGA , ~V_R = 1V

 
, 8비트일 때

V_o = 0 ∼ -10V~

 
까지 얻으려면 제일 큰 입력저항은

2^7 R_0 = 1.28M OMEGA ~

 
,

R_F = R_0 × 10 × 2^7 over{(2^8 -1)} = 50.196rmk OMEGA ~

 
으로 해야 한다. 이와 같이 비트가 높을수록 큰 저항이 필요하다는 것이 이 형식의 DAC의 결점이다. 다음에 기술할 DAC는 이 문제를 해결해 준다. 스위치로써는 그림 17-7(b)와 같은 CMOS 인버터가 적당하다. 보통 DAC 뒤에 S/H(Sample/Holder)회로를 연결한다. 입력 디지탈신호는 동시에 병렬적으로 변하므로 S/H의 출력은 그림 17-7(c)와 같이 계단식으로 변한다. 이것을 매끄러운 아날로그신호로 만들기 위하여 그 뒤에 저역통과필터(LPF)를 연결한다. LPF의 차단주파수는 스위치를 동작시키는 클럭주파수보다는 낮게 하고 신호에 포함된 최고주파수보다는 높게 해야 한다.

R-2R 사다리꼴 DAC


이것은 R과 2R의 두가지 저항들을 사다리꼴로 연결한 것으로써 그림 17-8은 4비트의 2진입력에 대한 것이다. 입력 2진수

1101(13_(10) )

 
에 대해서는 그림에서 S1만이 그라운드되고 기타는 기준전압

V_R

 
에 연결되어 다음과 같이된다.

 

V_d = 2 over 3 CDOT V_R over 16 (2^0 + 0 + 2^2 + 2^3 ) = 2 over 3 CDOT V_R over 16 (13)

 

 

THEREFORE ~V_o = left ( 1 + R_2 over R_1 right ) 2 over 3 CDOT V_R over 16 (13)

 

예컨대

V_R = 1V~

 
일때 최대출력을 10V로 하려면

lbrace 1 + (R_2 / R_1 ) rbrace /24 × 15 = 0

 
으로부터

R_2 / R_1 = 15

 
로 하면 된다.

(1) R-2R 사다리꼴 DAC는 하중 R DAC에 비해서 저항의 개수가 2배이지만 두가지 저항 값만이 필요 하고 특성은 각 저항의 정밀도가 아니라 저항비에 관계되므로 저항비의 정밀도가 높 아야 한다. 또 스위치 의 ON 저항은

R_ON~

 
은 2진수의 MSB 쪽에서 더 큰 영향을 주므로

2R / R_ON~

 
의 비를 크게 해야 한다.

(2) 각 절점과 접지 사이에 분포용량이 존재한다. 따라서 위쪽에서 발생한 스탭전압일수록 출 력까지 전 달하는 데 지연(delay)이 생기며, 이것이 고속동작을 저해한다. 그림 17-8의 DAC 는 이러한 문 제를 해결해 준다.